PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-200121

(43)Date of publication of application: 02.09.1991

(51)Int.CI.

G02F 1/136 G01R 31/26 G02F 1/13 G09G 3/36 H01L 21/66

(21)Application number: 02-306940

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

13.11.1990

(72)Inventor: JENKINS LESLIE C

WISNIEFF ROBERT L

(30)Priority

Priority number: 89 450635


Priority date: 13.12.1989

Priority country: US

(54) METHOD AND DEVICE FOR ANALOG TEST OF THIN FILM TRANSISTOR ARRAY (57) Abstract:

PURPOSE: To quickly and economically test each cell in an array by providing a first integral circuit which is added to a thin film transistor/liquid crystal display (TFT/LCD) cell capacitor through a data line, a first gate supply voltage which drives the gate of a thin film transistor TFT, and a reset circuit which resets the integral circuit.

CONSTITUTION: A detection circuit 230 which detects the electric charge on a TFT/LCD cell capacitor 220 is provided with a first integral circuit 232 which is added to the TFT/LCD cell capacitor 220 through a data line 218, and the data line 218 is connected to the cell capacitor 220 through a TFT 210. The TFT 210 has a source 212 connected to the cell capacitor 220 and has a drain 214 connected to a data line 218. The first gate supply voltage drives the gate of the TFT 210, and a reset circuit S3 resets the integral circuit 232. Thus, the state of each transistor is displayed, and further, the leak current and CGS of each cell are measured.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A) 平3-200121

@Int. CI.*	識別記号	庁内整理番号	Œ	公開	平成3年(1991	9月2日
G 02 F 1/136 G 01 R 31/26 G 02 F 1/13 G 09 G 3/36 H 01 L 21/66	500 101 F	9018-2H 8203-2G 8806-2H 8621-5C 7013-5F	shrakeR#sd> ≠	- e	等卡塔の勢 14	(会14百)

請求項の数 14 (全14頁) 審查請求 有

薄膜トランジスタアレイのアナログ試験方法及び装置 ❷発明の名称

②特 類 平2-306940

頤 平2(1990)11月13日 **②**出

@1989年12月13日 @米園(US) @450635 優先権主張

アメリカ合衆国ニユーヨーク州12531, ホルムス, アー レスリー・チヤール @発 明 者

ル・アール ナンパー 1,ポックス 12ピー ス・ジエンキンス

アメリカ合衆国ニユーヨーク州10598, ヨークタウン, パ ロバート・ルーク・ウ 四発 明 者

ークレイ・レイン 3303 イスニーフ

アメリカ合衆国10504、ニューヨーク州 アーモンク(番 の出 頭 人 インターナショナル・

> 地なし) ビジネス・マシーン ズ・コーポレーション

护理士 湯浅 恭三 外1名 @復代理人

L (発明の名称)

ί.,

京談トランジス タアレイのアナログ試験方佐及

2 (特許請求の範囲)

1. TFT/LCDセル・コンデンサの電荷を 検出するための検知回路において、

溶散トランジスタを介して前記TFT/LCD セル・コンデンサに接続されたデータラインを介 して前記TFT/LCDセル・コンデンサに付加 された第1の統分回路と、

ゲートと、前記デークラインに接続されたドレ インと、前紀TFT/LCDセル・コンデンサに 接続されたソースとを有する前記簿膜トランジス

府記簿数トランジスタの前記ゲートを駆動する ようになされた第1のゲート電源電圧と、

前記積分回路をリセットするようになされたリ セット国路と、

を備える検知回路。

2. 請求項1記載の検知回路において、

前記租分回路は、出力と、反転入力と、旅反転 入力と前記出力間に接続されたコンデンサとを有 する資質増幅器を備え、

前記リセット回路は前記TFT/LCDセル・ コンデンサの両端子間に接続されている検知回路。

3. 請求収2記数の検知回路において、前記り セット回路はスイッチを備える核知回路。

4. 請求項2記載の検知回路において、

前記リセット回路は、反転入力、非反転入力お よび出力を有し、かつスイッチに接続された第2 の資質増額器を備え、

前記スイッチの一方の端子は前記第1の演算地 幅器の前記反転人力に接続され、前記スイッチの 他方の指子は前記第2の演算増韞器の前記出力に 接続され、

前記第2の資算増報器の前記反転入力は募準値 圧に接続され、

前記第2の演算増幅器の前記非反転入力はアー ス型位に接続され、

特開平3-200121(2)

前記スイッチは、従スイッチを開放または閉成 するイネーブル人力を有し、

前記イネーブル入力がリセット復号に投続されている検知回路。

- 5. 結果項1記数の接知同路において、所定の 時間で前記のセルに電荷を付与する手段をさらに 備える接知質器。
- G. 結求項5記載の検知問題において、前記電荷を付与する手段は可変電圧電源を前記データラインに接続するリセット可能スイッチを構える検知研究。
- 7. 人力端子と出力端子とを有する荷閣トランジスク試験回路において、

アース電位に移続された非反転入力端子と、反 転入力端子と、前記試験回路の出力端子に接続された出力端子とを有する演算性幅器と、

前記反転入力端子と向記出力端子との間に接続 されたコンデンテと、

第1の電位と前記試験四路の人力箱子との間に 接続された第1のスイッチと、

て前記接点電極に電気的に接続され、かつアドレ ス可能となり、

向記測定するステップは、前記第1の接点電板と、前記第1の接点電板に電気的に接続されないでそれと関連をもたないアドレス電板との間の容量を測定するステップを有することを特徴とする は魅力体。

10. 請求項9記数の試験方法において、

各様点電極と、その接点電極に電気的に接続されないでそれと関連をもたないアドレス電極との 間の容量を個別に測定するステップをさらに有す る試験方法。

11、請求項10記数の試験方法において、

各接点電極は、電極パッドと、第1の入力、系2の入力もよび出力を有するスイッチとを備え、 抜スイッチの第1の入力は耐配接点電極と関連する一方のアドレス電極に電気的に接続され、耐記 スイッチの第2の入力は耐配接点電気と関連する 他方のアドレス電極に電気的に接続され、耐記ス イッチの出力は耐配電極パッド電気的に接続され、

前記反転人力端子と前記試験回路の入力端子と の間に接続された第2のスイッチと、

的記反転入力報子と的記試験回路の出力選子との間に接続された第3のスイッチと、 を備える課題トランジスタ試験回路。

8. 部分的に構成された部分電子回路であって、 1 つの完全な回路を形成するために残りの回路と 結合することが可能で、かつ前記残りの回路に電 気的に接続可能な接点電傷のアレイと、前記接点 電極に電気的に接続可能なアドレス電極のアレイ とを有する部分電子回路を試験する方法において、

少なくとも第1の接点電極に沿って延在しかつ それと駅間している試験電極を前記部分電子回路 に設けるステップと、

前記第1の接点電話と前記試験電極との間の容 量を測定するステップと、 を備える試験方法。

9. 請求項8記載の試験方法において、

前記アドレス電極は、前記接点電極に関連した 特別の一封のアドレス電極を付勢することによっ

各測定ステップは、

前記電極パッドに電荷を蓄積するように接点電 極と関連するアドレス電極を付勢するステップと、 前記電極パッドに蓄積された電荷を測定するス

を有することを特徴とする試験方法。

12. セル・コンデンサと、ゲート、ソースおよび終セル・コンデンサに接続されているドレインを有する母親トランジスタとで構成されるセルを含むTFT/LCDを、デークラインを介して向紀ドレインに選択的に結合される積分手段とリセット手段とを有する検知回路を用いて試験する方法において、

ポーの所定のゲート電圧を前記ゲートに付与することにより前記領数トランジスタをターンオフ するステップと、

前記りセット回路を用いて前記様分手段をりセットするステップと、

駒紀セル・コンデンサを充電するのに十分な値 まで前記ドレインの電圧を上昇させるステップと、

特別平3-200121(3)

前記海殿トランジスクをターンオンするのに十 分な第2の所定のゲート電圧を前記ゲートに付与 するステップと、

南紀セル・コンデンサを所定の試験値まで充電 するのに十分な第1の所定時間だけ待つステップ

耐記トランジスクをターンまつするために前記 ゲートに第1のゲート電圧を付与するステップと、 第2の所定時間だり待つステップと、

後第2の所定時間中前記ドレインの電圧をアー ス電位近くまで低下させるステップと、

前記第2の所定時間中前記ドレインの電圧を基 所するステップと、

前記トランジスタをターンオンするため向記ゲートに前記第2のゲート電圧を付与するステップと、

第3の所定時間だけ待つステップと、

前記トランジスタをターンオツするために前記 ゲートに前記第1のゲート電圧を付与するステッ プと、

された紹介コンデンサと、

第1の電位と前記試験回路の入力端子との間に 接続された制御可能な第1のスイッチと、

前記反転人力端子と前記試験回路の人力端子と の間に接続された制御可能な第2のスイッチと、

前記反転入力強子と前記試験回路の出力端子と の間に接続された制御可能な第3のスイッチとを 備える試験方法において、

前記第2のスイッチを開放するステップと、 前記第3のスイッチを閉放するステップと、

前記第1のスイッチを閉城するステップと、

前記データラインの特定数に対応する無しの所 定時間だけ待つステップと、

前記問題トランジスタをオンにパイアスするの に十分な常圧を前記ゲート端子に付与するステッ プと、

前記消費トランジスタに対する角記の試験時間 に対応する第2の所定時間だけ待つステップと、

前記トランジスタをオフにパイプスするのに十 分な電圧を前記ゲート箱子に付与するステップと、 前記積分手段の出力の電位を測定するステップ とを有する試験方法。

13. 請求項12記載の試験方法において、

前記第1の所定時間は前記ゲートラインの少な くとも1つの時定数であり、

前記第2の所定時間は少なくともホールド時間 に等しい時間であり、

前記第3の所定時間は少なくとも2つのセルの 放電定数である試験方法。

14. ゲートラインを介してゲート協子に接続されたゲートと、データラインを介してドレイン協子に接続されたドレインと、ソース稿子を介してセル容量に接続されたソースとを有する薄膜トランジスタを、人力端子および出力備子を有する試験問路を用いて試験する方法にであって、

该试验回路过、

アース電位に接続された非反転人力端子、反転 入力端子、および前記試験回路の出力端子に接続 された出力端子を有する後準増細器と、

前記反転入力端子と前記出力端子との間に接続

試験ホールド時間に対応する第3の所定時間だ け前記第2のスイッチを閉成するステップと、

第4の所定時間後に前記第3のスイッチを開成 するステップと、

前記辞数トランジスタをターンオンするのに十 分な電圧を前記ゲートに付与するステップと、

前記セル容量より前記機分コンデンサに電荷を 転送するのに十分な第5の所定時間だけ待つステ ップと

前記トランジスタをターンオンするのに十分な 電圧を前記ゲートに付与するステップと、

前記ゲートラインのRC時定数に対応する第6 の所定時間だけ待つステップと、

、前紀出力ノードをサンプルリングするステップ と

を有する試験方法。・

3. (発明の詳細な説明)

(産業上の利用分野)

本発明は、一般的には、常数トランジスクおよ び成品表示アレイを試験するための方法および装

特別平3-200121(4)

立に関し、より詳細には、TFT/LCDセル・コンデンサに電荷を与え、短時間経過後にそのコンデンサに保持された電荷を測定するための方法 および装置に関する。

(従来の技術および発明が解決しようとする課題) 上記のようなアレイを液品表示パネル(LCD) に組立てるに先立ち、LCD内の金セルを試験す るのが望ましい。この試験を行うことにより、不 合格となるアレイに対する位置合わせ、組立て (アッセンプリ) および充壌の費用を苦ける。通 常、1つのセルは1つの保設トランジスタ(TF T)と、1つのコンデンサの一方の電極として電 気的に形成可能な1つのパッドとからなる。した がって、電気的に、このセルは、ソースに直列セ ル容量が付加された1つのTFTとして表現され る。このアレイ内の各々のセルを試験したので野 爪が高くつき時間がかかるため、アレイの境界上 の状験領域に位置する個々のセルを用いてプリア ッセンブリ試験を行うのが直倒となっている。こ のプリアッセンブリ試験ではバス連続性、闘々の

トランジスタの段能性またはインジウムーすず酸化的(1T0)に対する接触性に対する検査を行わないので、この謎のブリアッセンブリ状験にパスしてもディスプレイとしての許容水塊にはとれいてもで、スプレイをおきないがある。したがってアレイが過ごに動作することを保証するためにアレイが過ぎなが侵惧されれば好都合である。そして、動作特性に関する情報が与えられれば、より好都合である。ディスプレイのパックプレートは過である。ディスプレイのパックプレートは過でなく、これがためにセルの容量が減少し、そこに答問されている電荷の測定が一層難しくなる。

アレイ内の個々の東子を試験する従来の方法は アレイを機械的にプローブするステップを含むも のである。例えば、機械式プローブを用いること でソースおよびドレインのパッドにアクセスする ことができる。ソースおよびドレインのパッドに

(課題を解決するための手段)

本発明においては、TFT/LCDセル・コン デンサ上の電荷を検出する検知国路は、データラ インを介してTFT/LCDセル・コンデンサに 付加された第1の位分国路を僻え、梅データライ ンは問題トランジスタを介して抜せル・コンデンサに接続される。この預散トランジスタはゲート、ドレインおよびソースを有し、抜ソースはセル・コンデンサに接続される。 第1のゲート 供給電圧は可限トランジスタのゲートを駆動するようになされる。 さらに、 被電荷の 測定に先立 が立また、 コンデンサを充電する手段、 例えばデータラインにスイッチ可能に付加される興整可能のなけられる。

より評補には、入力端子および出力端子を備えるとともに、非反転入力端子、反転入力端子および出力端子を有する液草増幅器を備えた神殿トランジスタ試験回路装置について説明する。この液 は増程器の出力端子は抑配試験回路の出力端子に接続され、前記乗反転端子はアース 程位に接続される。前記反転端子と前記後算増幅器の出力端子の間には積分回路が接続される。第1の電位と前記試験回路入力端子の間には第1のスイッチが接

特別平3-200121(5)

続される。前記反転入力論子に前記試験同路が投 続される。前記反転入力論子と前記試験同路の出 力論子との間で前記請分コンデンサにリセット四 数が接続される。

本発明はさらに、例えばパックプレートを取り付ける前の1. C D のセルのような部分的に構成された電子同路を放験する力法を含む。この部分電子同路は、例えばゼルパッド電極のようなでは近でのアレイと、例えばゲート電極のようなアレス電極に電気的に接続される。この方法は、設部分同路に、例えば少なくとも第1の接点電極に対って延振を設けるステップと、第1で接点電極と試験電極を設けるステップと、第1で接点電極と試験電極を設けるステップと、第1でよっては接続電極と認識電極との間の容量を測定するステップとを行する。

ゲートラインを介してゲート病子に接続された ゲートと、ソース确子を介して液品セル・コンデ ンサパッドに接続されたソースと、データライン を介して試験同點に接続されたドレインとを有す

的記ゲートに付与することにより測定される。次に、少なくとも的記セル・コンデンサから電何を 様分する的記論算時間器へ電荷を移すために十分 な所定時間だけを待つ。次いで、的記録版トラン ジスタをターンオフするのに十分な電圧を向配ゲ ートに付与する。次いで、向配ゲートラインのR C 時定数に対応する所定時間だけ待つ。そして、 前記出力ノードの電圧をサンプリングする。

本見明の新規な特徴は請求の範囲に記載されている。しかし、本発明の他の目的および利息並び に構成および動作力法に関する本発明自体の特徴 が、添付図面と関連した以下の説明に基づいて十 分に理解されよう。

(実施例)

本免明は、預数トランジスタ/液品ディスプレイ (TFT/LCD) アレイ内の個々のセルを特 依付けずる方法を含む。この方法においては、トランジスタのしきい電圧および相互コンダクタンスに関する情報と一緒に各トランジスタの状態が 北示される。加えて、各セルの漏れ電流および

る印刷トランジスタを上記の試験回路を用いて試 験する方法は、次のような諸ステップを有する。 即ち、プロセスを開始するため積分器をリセット し、第3のスイッナを閉底し、第1のスイッチを 閉成する。次に、少なくともデークラインの時定 故に対応する第1の所定の時間だけ待つ。次に、 前記簿限トランジスタをオンにパイアスするのに 十分な電圧を前記ゲート端子に付与する。次に、 前記辞説トランジスタがセル容量を充電するため の少なくとも試験時間(即ち、前紀のセルの充電 時間) に対応する第2の所定時間だけ待つ。次に、 前記簿設トランジスタをオフにパイアスするのに 十分な延圧を創記ゲート稿子に付与する。前記録 競トランジスタはいったんオフにパイアスされる と、道常動作の期間中セルのホールド時間に対応 する時間期間だけオツ状態に保持される。この時 開期間中に、前記試験回路は、前記セルに蓄積さ れた電荷の測定のために前記積分群を準備させる ようリセットされる。この蓄積電荷は、前記薄膜 トランジスタをターンオンするのに十分な電圧を

C **を測定することができる。この方法は、故様 分析試験、プロセス変化試験および生産ライン試 ほに有用である。

第1回において、課題トランジスタ(TFT)
110は、ソース接点112、ドレイン接点114および
ゲート接点116を有する。ソース接点112は、例え
はインジウムすず酸化物(1TO)からなる供給
ディスプレイ(LCD)パッド120に電圧を供給
する。ドレイン接点114はデータライン118に接接
される。以上の構成をセルと称する。TFTグし
ロフレイはそのようなセルを多数有する。として、各セルは、独特のゲートライン/データライン結合に
出別的にアクセス可能である。こうして、各セルは
コアドレス可能でかつば、製可にである。第1回に
コートライン123およびデータライン119は、第1回に
の示されていない特別のセル位置をアクセスするために用いられる。

羽 2 図は、典型的なTFT/I. C D セルに本発 明を適用した一実施例の同路図である。このTF

特別平3-200121(6)

T/してDセルは、第1回に関して上述したセルと傾似のもので、第2回では概略的に示されている。第2回において、薄膜トランジスタ(TFT)210は、ソース接点212、ドレイン接点214およびゲート接点216を有する。ソース接点212は、第2回においてコンデンサ220として示されている液晶ディスプレイ(してD)パッドに電圧を供給する。TFT/してDセルのなかには貸してDパッドと並列に蓄積容量を有するものもある(第7回のコンデンサ721を整照のこと)。したがって、これらの蓄積コンデンサはコンデンサ220の容量に寄与するものである。ドレイン接点214はデータライン218に接続される。ゲート接点216はゲートライン222に接続される。第2回中のCooksは、トランジスタ210のゲートーソース容温を裏す。

ソロントプレート無しで個々のセルトランジスタを試験するためには、1.C Dパッド120の寄生容量に苦様されている電荷の大きさを検出する必要がある。第1関に示すような典型的大形ディスプレイの個々のセルについて詳細に検討する。第

に接続する。スイッチS1. S2はドレイン接点
214に印加される電圧を制御するために用いられ
る。スイッチS3は様分器280をリセットするために用いられる。R。はデータライン218の分布抵抗を表す。C。はデータライン218の分布を受き表す。R。はゲートライン222の分布抵抗を要す。C。はゲート222の分布を受きます。C。はトランジスタ210のゲートードレイン容量である。なお、本見明で必要とされるコンデンサに関接するデータライン123または同じく関接するゲートライン119あるいはこれら両方を接地することによって行うことができる。このことは、第4回および第6回に示す実施例にも同様にあてはまる。

本発明によるTFTノしCDセルの試験方法の一実施例においては、1つのセルの機能品質、すなわち電荷を書積するセル能力を決定するために第2図の同路を用いることができる。第3図は、第2図に示す本発明の実施例を用いて本発明によるTFTノしCDを試験する方法についてのタイ

1 図に示されるセルにおいて、してDパッド120のみがトランジスタのソースに対して接続されている。このパッドから隣のゲートラインおよびドレインラインへの寄生容量は、第2図に示されるようにコンデンサ220に含まれている。

第2回には、良好な解像度で小電荷量を測定できるようにした本発明による検知同路230が示されている。この実施例において、演算暗幅器234、コンデンサ232およびスイッチS3は、リセット可能な積分器を構成する。この演算暗幅器234は、反伝人力240と非反伝人力242はアース電位に接続されている。反伝人力240は、積分コンデンサ232およびスイッチS3を介して演算増幅器出力244に接続される。演算暗幅器出力244は出力第子238に接続される。スイッチS2は、反伝人力240を入力第子236に接続する。スイッチS1は、出力端子236とスイッチS2を電源電圧V。に接続する。入力端子236は接知回路230をデータライン2118に接続する。ゲートライン222は電源電圧V。をトランジスタ210のゲート216

ミング因である。

第3回は、本発明の一実施例による試験シーケ ンスの図である。このタイミング図は、第2図の スイッチおよび電調回路に供給される信号のシー ケンスを示している。第.3 図において時刻TIの 前に、スイッチS1は読き、スイッナS2も聞き、 スイッチS3もまた聞き、V。はほぼアース電位 にあり、V。もほぼアースな位にある。時刻Ti で、スイッチS3は閉じて、検知回路230の出力 を帯にりセットする。また、時間Tlで、トラン ジスタ210がオンのとき、V。はコンデンチ220を 充電するのに十分な値(例えば、ディスプレイの 正常動作中にデータラインを駆動するために用い られる最大データ電圧)に設定される。普通のデ ィスプレイにおいて、このデータライン包圧は約 10ポルトでありうる。時刻T2で、スイッチS1 が閉じて、V•をデータライン218に接続し、ドレ イン214をパイアスする。時斜T3で、Veはトラ ンジスタ210をターンオンするのに十分な値、例 えばトランジスタ210のしきい程圧(約15ボルト) の5倍の電圧値を越える値に設定され、これによ ってゲートライン222を介してゲート接点215がパ ィアスされ、トランジスタ210がターンオンする。 時刻T4で、Veはトランジスタ210をターンオン するのに必要な電圧以下に下がる。これにより、 ゲートライン222を介してゲート接点216に供給さ れる電圧が減少し、トランジスタ210がターンオ フする。時刻75で、Voは例えばほぼアース電 位近くまで下がり、これによりデータラインの分 布容量(C。)上の電荷を放電せしめる。時刻下 6で、スイッチS1は閉き、電師電圧V。をデー タラインから切り離す。時刻T7で、スイッチS 2 は閉じ、トランジスタ210を演算増幅器234に接 続せしめ、検知動作のため検知増幅器230を立ち 上げる。時刻T8で、スイッチS3が聞き、これ によりデータライン218からの電波によってコン デンサ232の充電が開始される。時刻T9で、V。 はトランジスタ210をターンオンするのに十分な 世圧まで増加する。時刻TiOで、Veはトランジ スタ210をターンオフするのに十分な電圧まで低

M T &

第3団に示す本発明の実施例において、時期 T9と時刻T10間の期間を積分期間と称する。試 験特皮を保証するため、この積分期間の長さを少 なくともセルの時足数の4倍の値にするのが通例 である。このセル時定数は、例えば、試験セルの ソース・ドレイン抵抗Ragおよびセル容量(第2 図のコンデンサ220)を測定することにより、豊実 される。この種分煎間中、スイッチS2は閉じ、 スイッチS1は閉ぎ、これにより渡算増報器234 は、演算増幅器234の反転入力240と非反転入力 242間の見掛けのアース接地によるアース電位に ドレインラインを保持する。したがって、この題 関中、コンデンサ232に転送される電荷はコンデ ンサ220から除去された電筒にほぼ等しい。演算 増幅器234の反転人力240は見掛けのアースである から、ドレインラインの分布容量Coに電荷は芸 掻されていない。しかしながら、ドレインライン 分布抵抗R。とこの容量とによって、時定数(す なわちコンデンサ232を充電しコンデンサ220を放

電するのに必要な時間)が増大し、したがって積 分期間が増大することになる。

積分期間中に、出力端子238の電圧は、時刻 T9でゲートがパイアスされた時に Ccoの電圧上 昇を補償するのに必要な電荷と、容量C2のコン デンサ220から除去された電荷とに応じて変化す る。しかしTiOで、毎圧Veを下げることにより、 トランジスタ210がターンオフする。この電圧V。 は、Ceaより草肓を除去し、第3図に示す出力端 子238の電圧を低減する。したがって、時期T10 以後は、出力端子238の電圧は、ホールド期間 (丁9) の終端時にコンデンサ220に蓄積されて いる電荷にほぼ比例することになる。この出力電 圧をアナログーディジタル変換器によってディジ タルワードに変換することが可能であり、またこ の出力電圧を用いてセルの種々のパラメータを分 析することもできる。この試験は、個々のセルに 対して多数同畿り返され、任意の過渡エラーの平 均がとられる。加えて、適切なゲートラインおよ びデータラインを選択することで、ディスプレイ

の外部パッドをアクセスしてアレィ内の任意のセルを試験することができる。

検知国路がアレイ上の全てのデータラインに接続されている場合、与えられたゲートライン上の全てのトランジスタを同時に試験することができる。各トランジスタに対する基本機能の検査は約1ミリ砂を要する。従って、本発明の方法を用いると、1000×1000のアレイを1秒で試験することができる。

理解されるように、時間T10以後に出力端子
238に生ずる電圧の一部は、試験像品の寄生容量
に起因している。しかし、この寄生容量の効果は
測定可能であり、この効果分を出力端子238の電
圧から減算することでコンデンサ220の電荷について一層正確な近似値を得ることができる。この寄生容量の効果は、例えば、時割T3~T4間の
期間中にトランジスタ210をターンオンするのに
必要なステップを名き、第3回につき上述したは
験を繰り返すことによって、測定することが可能
である。従って、時刻T10で、出力ノード238の

特閒平3-200121(8)

電圧は、試験関品における任息の寄生容量に置限 されている電荷を表す。

第3回につき上述した試験によれば、アドレス 中のセルの機能性が表示される。幾つかの時間翳 聞および電圧を変更することで、セルの他の重要 なパラメータを多数定義することができる。例え ば、LCD漏れ抵抗は、出力電圧の測定値をホー ルド期間の関数としてプロットすることにより薄 出される重要なパラメータである。無偏T4~T 9は、ホールド期間として定義されるもので、実 際のディスプレイにおいて1フレーム期間中に一 個のセルに包荷が保持される時間期間を表す。な お、この期間は、T4~T9間の時間を延ばすこ とによって変えられる。T4~T5、T4~T6、 T4~T7、T4~T8はT9~T10と同様に一 定に維持される。例えば武験セルの容量を選定す ることによってセルの容量を決定することができ るので、出力登圧をホールド時間の関散として対 ひプロットすることにより、溺れ抵抗の表示を行 うことができる。

第4回は、典型的なTFT/LCDセルに本発明を適用した好適一実施例を示す回路回である。このTFT/LCDセルは、第1回につき上述したセルと同様のもので、第4回では機略回として示されている。第4回において、薄膜トランジスタ(TFT)410は、ソース接点412、ドレイン接点414およびゲート接点416を有する。ソース接点412は、第4回においてコンデンサ420により振鳴的に表されている液品ディスプレイ(LCD)に

同様にして、ゲート・オン時間(T3~T4)の関数として出力電圧のプロットを得るため、時間T3~T4間の時間を変えてセル充電時間を決定してもよい。上述のようにしてセル容量を決定できるため、T10以後時間的にゲート・オン時間の関数として与えられる出力電圧を対数プロットすることでセル充電時間の表示を行うことができ、これにより、ひいてはセルトランジズタのギレイン・ソース医療Rosを表示することができる。

同様に、データラインVoleの電圧を変え、かつ多数同級り返し行われる試験にわたって出力電圧を測定することにより、データライン電圧の関致としてプロットされた出力電圧からセル内のトランジスタのしまい電圧を再出することが可能である。

第2回の回路は、時刻T8でスイッチS3が閉いた時存在する過渡電流に影響されやすい。この影響は、検知動作の開始に先立って(すなわち時刻T9の前に)出力端子238の電圧をサンプリングし、モのサンプリングした電圧を(時刻T10後

電圧を供給する。ドレイン接点414はデータライン418に接続される。ゲート接点416はゲートライン422に接続されている。第4因において C to はトランジスタ410のゲートーソース容量を表している。

第4回に示す本発明の実施例において、リセット制御部450はスイッチS3の代わりに用いられる。このリセット制御部450は、リセット基準電圧(Vasy)と比較回路とを有し、アナログ種分器480に対するリセットレベルを制御する。この実施例では、スイッチS2が抵抗器460およびコンデンサ462に置き換えられている。R。はドレインライン418の分布抵抗を表し、一方C。はドレインライン418の分布を置を表す。100万セルの行および1000セルの列からなるディスプレイにおいて、分布容量は約1ナノファラッドに近い値である。

第4図の実施例において、演算増報器434、コンデンサ432およびリセット制御部450は、リセット可能な積分器を形成する。演算増報器434は、反転入力440および非反転入力442を有する。非反

特開平3-200121(9)

転入力442はアース電位に接続される。反転入力440は、コンデンサ432およびリセット制御部450を介して海算増報器出力444に接続される。海算増報器出力444は出力端子438に接続される。抵抗460は、非反転入力440を入力端子436に接続する。スペッチ5~1 は入力端子436、抵抗460およびコンデンサ462を電源電圧 V。に接続する。入力端子436は検知同路430をデータライン418に接続する。スイッチ5~1 は、ドレイン接点414に付与される電圧を制御するために用いられる。

第5回は、第4回に示す装置を用いた本発明の 方法の一実施例のタイミング図である。以下の最 明で参照される全ての時刻は、第5回に示す時刻 に関連する。時刻で1の前に、スイッチ51は関 き、リセットは号は立ち上げられ、V。はアース 電位近くにあり、V。はアース電位近くにある。 ある単一の充電試験の第1ステップは、データる たをその試験に望ましい値に安定化することであ あ。任って、下1において、データ電圧V。はコ ンデンサ420を充電するのに十分な値に設定され る。データ電圧V。は、好ましくは、ディスプレ イ動作で使用される全範囲の値にわたり実際可能 でなければならない。ねじれネマチック液晶を用 いる典型的なTFT/LCDの場合、このデータ 竜圧を約券ポルトから11ポルトまでの範囲にする ことができる。ある種のディスプレイにおいては、 このデータ電圧を約はポルトまで轟くすることが 可能である。時刻T1で、トランジスタ410はゲ ート416 (Ve)の電圧によってオンに保持され、 スィッナS1が聞いてデータ電圧Vゥからデータ ラインを切り凝し、スイッチS3に対応するりセ ット制御部450により積分器480の出力444を予め 道定されたレベルにりセットする。この予め選定 されたレベルは、Vat,により規定されるもので、 A/D範囲(例えば4ポルト)のほぼ中心である。 時封T2で、スイッチSIが閉じて、データ電圧 (V。) をデータライン418に接続する。この状態 は、少なくともデータライン418の時定数 エ タネテネホ; ニャエの時間保持される。このデータライン 時定数は、 Teataline (= ReCe) であって、Re

はデータライン低抗、C₀はデータライン容量である。

好刻Tinでゲート電圧Viがターンオンする。 済競トランジスタのチャネルを確実にターンオン させるためにはゲートオン電圧を終トランジスタ のしきい電圧よりも高くしなければならず、反対 に、そのトランジスタチャネルを確実にオツにパ ィアスするためにはゲートオフ電圧を放トランジ スタのしきい電圧よりも低い値に選ばなければな らない。ゲートパルスの幅はゲートラインの時定 致(Teatsline=ReCa) よりも大きくなければ ならない。ゲートパルスの終端の時刻で4で試験 **歯はホールド時間(T4~T8)に入り、この期** 関中、セルに転送された電荷がコンデンサ420に 養積される。この期間は、少なくとも1ライン時 闘の間セル容量に電荷を蓄積する実際のディスプ レイをエミュレートする。N本のゲートラインお よび毎秒M回のリフレッシュサイクルを有するデ ィスプレイの場合、ゲートパルス幅は L caterocst - 1 / (N + M) で、ホールド時間は約1 / Mと

なる。1008ェのリプレッシュで動作する典型的な 1000ゲートライン・ディスプレイの場合、ゲート パルス幅は10マイクロ砂で、ホールド時間は10ミ り秒である。このホールド時間中に、データ単圧 V。は時刻T5で容ポルト彼分する。時間T6で、 関収するスイッチSIによってデータラインはデ 一夕電圧添から切り離される。適正な動作を確保 するため、時刻T6は少なくともゲートライン時 定数(I sateling)によってゲートパルスの立ち 下がりエッジよりも遅らされる。データライン 418が見掛けのアース電位にある演算単幅器488の 反転入力440に接続されているため、データライ ン上の草圧はアース電位までゆるめられ、それに 少なくとも1データライン時定数(『BATALINE) を裂する。データライン電圧がアースまでゆるめ られた後、時刻丁7において、コンデンサ432が リセット制御部450により維持されるリセット電 圧レベルから閉放される。従って、時刻T7で、 積分器434は資算増幅器の反転入力に流れ込む電 彼の積分を開始する。ホールド時間の終端の時期

特周平3-200121 (10)

T8で、ゲート電圧はターンオンして存襲トラン ジスタのしまい電圧よりも高いレベルになり、こ れによって確実に、トランジスタチャネルがセル 容量をデータラインに抵抗接続する。時期T 7 と T8の間で出力438の電圧が、あるレベル(第5 図においてA)まで下がる。これは、リセット信 号の制御を受けるスイッチを聞くことによって生 ずる過波現象に起因する。ゲート電圧は、幾つか のセル放電時定数の時間保持されることにより、 確実に、セル容量の全ての電荷が演算増幅器の見 掛けのアース電位へ戻ることが可能となり、コン デンサ432による積分が可能となる。時刻T9で、 ゲート電圧V。は減少し、トランジスタ410をター ンオンする。この電圧は瞬間的に測定可能である が、普通は、少なくともゲートライン時定数 (I sattitur)の時間待つのがよい。アナログー ディジタル変換器において、時期T8直面の出力 と時制T9後の出力との電圧差は、セル容量420 に蓄積された電荷に実質的に比例(Ocell = (Vars - V veser) C1) LTHE.

セル転送される電荷量を決定するために、ゲートオン時間(T3~T4)を変更することができる。このデータを用いて1つのセルに対する時定数を計算することができる。

りセット制御部450は、演集増格費の出力をT 1~T7の期間中一定電位(Varier)に保持するように設計されている。演算増組器434の出力は、T7後に反転人力に流れ込む積分電波によって開催される。

・第6回は、本発明の別の好適な実施例の回路図である。 試験される ベきTFT/LCDアレイのアータラインはコネクタ690を介して試験開路に接続される。 アナログ・マルチブレックス・スイッナ S 4 は、ライン692を介して試験問題に接続されるべき 1 つのデータラインを選択するために使われる。 アナログ・マルチブレックス・スイッチ S 4 は、例えば、ブリンジョン・モノリシック・インテグレーテッド・サーキット社製のMUX16アナログ・マルチブレックス・スイッチでよい。データラインはコネクタ690を介してライン694に

も接続され、これらのライン694はそれぞれスイ , + S5に接続されている。スイッチS5は、例 えば、ブリンジャン・モノリンック・インテグレ ーテッド・サーキット社覧のSW202アナログス イッチでよい。第6团の試験何路は一時に1つの データラインにしか接続されないので、スイッチ S5を用いて非選択スイッチを接地することがで き、これによりバックブレートを除かないときで **もセル容量に対して良好なアース基準を確保する** ことができる。試験時間中スイッチS5は閉状盤 に保持されるため、スイッチS4によって選択さ れたデータラインは接地されない。スイッチS4 により選択されたデータラインは、スイッチSI を介してV。に接続されるとともに、抵抗器660を 介して演算増報器634に接続される。抵抗660は、 例えば10キロオームでよい。演算増幅器634は、 例えばOP-17でよい。演算培糧器634の非反転 入力642はアース電位に接続され、これにより反 転入力640に見掛けの上のアースが形成される。 反転入力640はコンデンサ632に接続されている。

コンデンサ632は、浪算階幅器出力644にち接続 され積分コンデンサとして動作する。コンデンサ 632は、例えば、 5 ピコソッラッド程度のもので よい。しかし、そのサイズは、通常は積分器の出 力電圧の所望の振幅によって決定されよう。演算 増幅器634はコンデンサ632と組合わさって積分器 680を構成する。コンデンサ632の電圧は各試験後 にりセットされなければならないので、リセット 同路650が備えられている。リセット同路650は、 2つの信号V***およびりセットとも有する。ス イッチS3はリセット信号で明確されるので、リ セット信号のレベルは、スイッチS3を駆動する のに十分でなければならない。スイッチS3は、 例えば通常のTTしレベルを必要とするブリシジ ン・モノリシック・インテグレーテッド・サー キット社製のSW202でよい。 Varrは資算増幅 器652の反転入力656に基準信号を供給する電圧レ ベルである。涙算増幅器 652は例えば O P -16 でよい。VャエャはコンデンサGS9を介してアース 電位に接続される。コンデンサ659はノイズフィ

特開平3-200121 (11)

ルタとして動作するもので、基準電圧から交流ノ イズを効果的に取り除くためには、例えば0.1で イクロファラッドの容量を有するものでよい。資 **貨物幅器652の非反転人力658は、コンデンサ632の** 一方の電極と演算増幅器634の出力644とに接続さ れる。演算増幅器652の出力は抵抗器651に接続さ れ、抵抗器651はスイッチS3の一方の端子に接続 される、抵抗器651は例えば4.99キロオームの紙 抗値を有するものでよい。スイッチS3の他方の 箱子は、抵抗器657を介してアース電位に接続さ れるとともに、抵抗器654とコンデンサ655との並 列回路を介してコンデンサ632に接続される。抵 抗器657は例えば4.02キロオームの抵抗値を有す るものでよい。抵抗器654の抵抗値は例えば3.01 キロオームでよい。コンデンサ655の容量は例え ばるピコファラドでよい。リセット和路650と積 分数680との組合セはリセット可能な枝分器を構 成する。

当東者には明らかなように、第4図の実施例を 実施する…手段として、第4図のサセット制御部

減ずることで、より一百改善することができる。 この寄生容量は、充電サイクルの期間中トランジ スタをターンオフにして出力電圧を測定すること によって、測定可能である。出力電圧は試験値 の寄生容量に比例するので、この電圧を通常試験 中に例定された電圧より減ずることができる。本 免別の方法においては、試験を数回実行し、測定 された出力電圧を平均化することによって測定値 からランダムエラーを取り除くことにより、解像 度をさらに改善することができる。

(第1回のような) 蓄積容量を用いないして D ディスプレイにおいて、本発明による方法にに 隣接するが、パッドとそれに 隣接するゲートラインとの間の容量である。 通常の T F T / L C D ディスプレイを 設計するにあたっては、 実置時間を増大させるようこの容量を最小化するのが望ましい。 そうすると、 不都合に される 環境を増大させるために、 本発明の方法を用いると、 後週の列を1列おきに試験することで、ピク

450を集6図につき上述したリセット回路650に取り替えることが可能である。

要するに、本発明の方法は、ある特定のTFT/しCDセルの活性領域に電荷を蓄積するようになられる。このセルの電気に蓄積するお時間の経過後にその活性領域に蓄積されているきる。より詳細には、本発明の一によるバックを入り、大力を表していても、大力には、大力には、大力には、大力にないできる。アレート状に電荷を検出する。このとかが表現において、大力に関係が高された電荷を検われる。このような構成を本発したが、明め方法にで使われる。このような構成を本発したが、可にで確定というにでは、明らなる。

本発明の方法においては、C**のカップリング を介してゲート・ソースのカップリング効果を基 小化するよう試験ステップを順次実行することに より試験解像度を改善することができる。この解 像度は、試験備品によって誘起される寄生容量を

セル容量を信増することができ、これにより、 技するゲートラインに対する容量だけでなく 請検 するドレインラインに対する容量も利用すること ができる。エインチあたり80個の画業で、10ミク ロンのギャップを用いるディスプレイの場合は、 全寄生容量を約0.05ピコンテラッドと見込んでよ く、エインチあたり160個の画業で、10ミクロン のギャップを用いるディスプレイの場合は、 資を約0.025 ピコファラッドと見込んでよい。

本発明の一実施例においては、16種アナロダマルナプレクサを用いて16本のデータラインのうちから 1 本を試験に選ぶ。残りの15本のデータラインはアナログスイッチを用いて接地する。こうして、出力電圧は、選択されたデータラインとの1つのセルに蓄積された電荷に比例することによって火定される。

第6図において、スイッチ53はアナログスイッチ (典型的にはプレンジャン・モノリシック・インコーポレッド:PMI社製の5W202)であっ

特問平3-200121 (12)

てよく、資源増幅器(典型的にはPMI社製のO P16) の出力ノードを積分演算増幅器(典型的に ユPMI社製のOPI7)に接続または切り群しを 行い、O P 16済算増幅器の非反転出力はO P 17の ・ 出力に接続され、OP16の反転入力はVォィィに接 続される。スイッチS2が閉じると積分コンデン ナC1の電位はVutsttに固定され、スイッナS2 が閉じると積分コンデンサによるディスプレイの データラインからの電波の積分が可能となる。

以上、LCDディスプレイに使用されるTFT アレイ・セル容量のアナログ試験方法について近 べた。この方法は、従来のディジタル試験方法に 比して大きな利点を与える。また、客生効果およ びノイズ誘導エラーを最小化するための技術につ いて还べた。泉後に、ゴーブノーゴー、しきい電「 圧、相互コンダクタンス、弱れ電波、およびCes を試験するため、本発明による方法を用いる試験 手順について疑明した。

しCDコンデンサを充電または放電するために アモルファス・シリコン低抗器のような感光素子 そしCDセルに使うことが可能なことが知られて いる(米国特許第4.819.038号参照)。 本発明に よる同路を用いてコンデンサの電荷の変化を検出 することができることは明らかである。したがっ て、本発明は、人力装置を構成するのに使用可能

4. (図页の簡単な説明)

第1図は、典型的なTFT/LCDセルを示す

第2回は、典型的なTFT/LCDセルの回路 図を含む、本発明の一実施例の構成図、

第3回は、本発明の方法の一実施例におけるタ イミング図、

第4因は、典型的なTFT/LCDセルの回路 因を含む本発明の実施例の構成図、

第5回は、本発明の実施例におけるタイミング

第6図は、本発明の別の実施別を示す図、 果7団は、蓄積コンデンサを含む典型的なTF T/LCDセルモ示す図である。

110…薄膜トランジスタ(TFT)、

112-ソース接点、 114-ドレイン接点、

116…ゲート接点、 118.119…データライン、

120…液晶ディスプレイ(LCD)パッド、

123…ゲートライン、210…薄膜トランジスタ、

212--ソース接点、 214--ドレイン投点、

216…ゲート接点、 218…データライン、

220…コンデンサ、 222…ゲートライン、

232…コンデンサ、 230一线知回路、

234一演算增幅器、 236一出力等子、

\$1,52,83…スイッチ、410…薄膜トランジスタ、

242:- 非反反入力、

412…ソース接点、 414…ドレイン接点、

416…ゲート接点、 418…ドレインライン、

422…ゲートライン、432…コンデンサ、

434… 演算增幅器、 436… 入力端子、

438…出力端子、 440…反転入力、

442…非反転入力、 444…该算增幅器出力、

450 …リセット朝御郎、

240…反転入力、

462…コンデンサ、 460…抵抗器。

480---アナログ積分群、 632 ---コンデンサ、

634…该复增幅器、 640…反転入力、

642…非反任人力、 644…沒算增輕器出力、

658一非反転入力、

650…りセット回路、651…抵抗器、

652--演算增幅器、 654---抵抗器、

655…コンデンサ、 656一反転入力、


657…抵抗器、 659…コンデンサ、 660…抵抗器、


690--コネクタ、 680一枝分賞、


692, 694ーライン、 S4, S5ースイッチ。

通 法 章 三 後代理人 弁理士 (外1名)

FIG. 1







引用于3-200121 (14)

